(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-356746 (P2001-356746A)

(43) 公開日 平成13年12月26日(2001, 12, 26)

(51) Int.Cl. ⁷		識別記号		FΙ				5	-73-ド(参考)
G 0 9 G	3/36			G 0	9 G 8	36			2H093
G02F	1/133	505		G 0	2 F 1	/133		505	5 C O O 6
G09G	3/20	611		G 0 9	9 G 3	/20		611A	5 C 0 8 0
		621						621B	
		622						622Q	
			審査請求	未請求	請求項	の数16	OL	(全30頁)	最終頁に続く

> (72)発明者 筒井 雄介 大阪府守口市京阪本通2丁目5番5号 三 業職機成式会計内

> > (74)代型人 100075258 弁理士 吉田 研二 (外2名)

> > > 最終頁に続く

(54) 【発明の名称】 表示装置の駆動方法及び駆動回路


日本 (JP)

(57)【要約】

(33) 優先権主張国

【課題】 表示パネルの構成を変更することなく任意の 位置に任意のパーシャル表示を可能とする。

【解決手段】 n行m列マトリクスの画業を備える液晶表示装置などの駆動に際し、パーシャル表示命令が出ったれた場合に、1フレーム開間中に、n行m列マトリクの内、設定可能なs行m列パーシャル表示で少を書き込み、パーシャル表示領域202比外の背景領域204にはオフ表示(白表示)データを書き込む。背景領域204は、1フレーム期間中、k行m列のみ選形して背景表示データを書き込む。選択されるk行はフレーム毎にシフト処理し、背景領域204の会領域は(n-s)/kワレームで1回選択する。背景表示データの書き込みは、所定期間毎に基準電圧に対する極性を反転させて行い、背景領域の画業を確実にオフを振行って反転駆動する。



【特許請求の範囲】

【請求項1】 n行m列マトリクスの複数の画業を備 え、パーシャル表示命令に応じて、任意のs行m列の画 素からなるパーシャル表示領域に所望のパーシャル表示 を行い、前記n行m列の現りの背景領域に背景を表示す る表示装置の駆動方法であって、

パーシャル表示モード時には、

1フレーム期間中に、

前記s行m列のパーシャル表示領域の各画素に、前記パーシャル表示データを書き込み。

かつ、前記背景領域のうちのk行m列の画素に、背景表 示データを書き込むことを特徴とする表示装置の駆動方 法(但し、n、m、s及びkは全て1以上の整数で、s <n k<nとする)

【請求項2】 請求項1に記載の表示装置の駆動方法に おいて、

前記背景領域のうちの前記k行m列の画素は、1フレーム毎に選択行がシフトされることを特徴とする表示装置の駆動方法。

【請求項3】 請求項2に記載の表示装置の駆動方法において、

前記背景領域の各画素には、合計(n-s)/kフレーム期間かけて前記背景表示データを書き込むことを特徴とする表示装置の駆動方法。

【請求項4】 請求項2に記載の表示装置の駆動方法において、

前記背景領域の各画素には、合計(n-s)/kフレーム期間かけて前記背景表示データを書き込み、次の合計(n-s)/kフレーム期間には、同一行の画素に対し、背景表示データの基準電位に対する極性を反転させた。 た背景表示データを書き込むことを特徴とする表示装置の駆動方法。

【請求項5】 請求項1~4のいずれか一つに記載の表示装置の駆動方法において、

前記背景領域のうち、1フレーム期間中に選択されるk 行以外の行に対しては、行選択動作を禁止することを特 徴とする表示装置の駆動方法。

【請求項6】 請求項1~5のいずれか一つに記載の表示装置の駆動方法において.

前記パーシャル表示命令が出されると、

1フレーム期間に前記n行m列の全画素を選択して通常 表示する際の単位クロックとなる画素クロックよりも、 周波数の低い画素クロックを単位クロックとして用い て.

前記パーシャル表示領域の全画素にパーシャル表示デー 夕を書き込み、前記背景表示領域のうちの前記に行m列 の画素に背景表示データを書き込むことを特徴とする表 示装置の駆動方法。

【請求項7】 請求項6に記載の表示装置の駆動方法に おいて、 前記パーシャル表示命令が出され、

前記背景領域のうち、前記 k 行 m 列の画素以外の行に対 する選択期間の到来を検出すると、行選択パルスの転送 速度を増大することを特徴とする表示装置の駆動方法。 【請求項 B 1 ~ 7 のいずれか一つに記載の表 示装置の駆動方法において、

前記パーシャル表示命令が出された後、前記n行m列マトリクスの全面業に背景表示データを書さ込んでから、 前記s行m列の画業にパーシャル表示データを順次書き 込み、かつ前記k行m列の画素に背景表示データを書き 込むことを特徴とする表示装置の駆動方法。

【請求項9】 n行m列マトリクスの複数の画業が、行 ライン毎に選択されかつ列ラインから表示データの供格 を受けて表示を行い、かつ、パーシャル表示命令が出さ れると、1フレーム期間中に、前記n行m列マトリクス の内のs行m列の画業を選択して所定のパーシャル表示 データを順次書き込み、また、前記n行m列の残りの背 景領域のうちのk行m列の画業を選択して背景表示デー タを書き込む表示装置の駆動回路であって、

各行の選択期間に対応した行クロックを発生する行クロック作成部と.

行クロックを1フレーム毎にカウントする行クロックカウント部と.

前記パーシャル表示データを書き込むべきs行の到来タイミングを検出するパーシャル表示行検出部と、

前記1フレーム期間中に背景表示データを書き込むべき 終行の到来タイミングを検出する背景表示行検出部と、 前記パーシャル表示行使出版又は前記背景表示行検出部 のいずれかで表示行の到果が検出されると前記し行所列 マトリクスを行毎に駆動する行ドライバでの行駆動動作 を許可するドライバ制制信号を発生するドライバ制制信 号発生部と、を備えることを特徴とする表示装置の駆動 回路(但し、n、m、s及びkは全て1以上の整数で、 s<n、k<nを満たす)、s<n、k<nを満たす。

【請求項10】 請求項9に記載の表示装置の駆動回路 において、

更にフレーム数をカウントするフレームカウント部を備 え.

前記背景表示行検出部は、前記フレームカウント部での カウント値に基づいて、前記背景表示データを書き込む べき行をシフトさせることを特徴とする表示装置の駆動 回路。

【請求項11】 請求項9又は請求項10に記載の表示 装置の駆動回路において、

さらに表示データの所定基準電圧に対する極性を単位期間毎に反転させるための極性反転信号作成部を備え 前時に反転させるための極性反転信号作成部を備え 前記背景領域の各画素は、合計(n-s)/kフレーム 期間よりなる1背景表示期間かけて、それぞれが1回渡

次の1背景期間の到来を前記極性反転信号作成部が検出

択され、

し前記背景表示データの極性を反転することを特徴とす る表示装置の駆動回路。

る表示表電の解動回路。 【請求項12】 請求項9~11のいずれか一つに記載の表示装置の駆動回路において

さらに、1フレーム期間に前記n行m列の全画素を選択して通常表示する際の単位クロックを分周する分周回路を有し、

前記パーシャル表示命令が出されると、前記分周回器からの分周面蓋タロックを単位クロックとして用い、1フレー規則間付下約2名 内側の直来への前記・行の列の直来のでは、からでいる表示データの書き込み制御、及び、前記・4行の列の画素への前記者景表示データの書き込み制御を行うことを特徴とする表示差異の解動間を

【請求項13】 請求項12に記載の表示装置の駆動回 路において、

前記パーシャル表示行検出部及び前記背景表示行検出部での表示行検出信号に基づいて、

前記背景領域のうち、前記k行m列の画素以外の行に対 する選択期間の到来を検出して、前記行クロックの周波 数を増大する行クロック制御部を備えることを特徴とす る表示装置の駆動回路。

【請求項14】 請求項9~13のいずれか一つに記載の表示装置の駆動回路において

さらに、通常表示モードからパーシャル表示モードへの 移行の命令が出されると、

該命令の次の1フレームは前記n行m列マトリクスの全 画素への表示データを背景表示データに変更し

その次のフレームから、前記ドライバ制御信号発生部で の前記ドライバ制御信号の発生をスタートさせるモード 切替タイミング制御部を有することを特徴とする表示装 潜の駆動間IRS

【請求項15】 請求項1~14のいずれか一つに記載 の表示装置の駆動方法又は駆動回路において、

前記背景表示データは、オフ表示データ又は任意の背景 色データであることを特徴とする表示装置の駆動方法又 は駆動回路。

【請求項16】 請求項1~15のいずれか一つに記載 の表示装置の駆動方法又は駆動回路において、

該表示装置は、液晶表示装置であることを特徴とする表示装置の駆動方法又は駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶表示装置等 の平面表示装置の駆動方法及び駆動回路に関し、特にそ のパーシャル表示に関する。

[0002]

【従来の技術】液晶表示装置や有機EL表示装置等に代 表される平面表示装置は、薄型で軽量かつ低消費電力で あることから、携帯電話などの携帯機器の表示装置とし て優れており、多くの機・構器とに用いられている。 [0003] この表示装置は、マトリクス状に配置され た複数の画素によって任意パターンを表示可能なマトリ クス型表示装置、時計等の配定パターンを表示するセグ メント型表示装置、さらにこのマトリクス型とセグメン ト型が同一表示パネル内に内蔵された表示装置などが知 られている。

【〇〇〇4】ところで、携帯機器では、消費電力の一層 の低減が求められており、表示装置においても更なる低 清費電力化が実める。そこで、パワーセーブ時 には、画面の内、必要最小限な部分だけを表示させると いうパーンャル表示が可能な表示装置が従来より知られ ている、このようなイーシャル表示は、例えば、溶晶表 示装置の表示領域の一部に電池残量、時刻表示などのた めの固定パターン表示領域を設け、他の領域はマトリク ス状に複数の調整を配置して任意のパターン表示する 領域より構成し、パワーセーブ時に固定パターン表示領 域のみ郷働して固定パターンを表示さる はなのできる。

[0005]

【発明が解決しようとする課題】上述のように、同一表示パネル上に、それぞれ別個に駆動可能と複数の領域を 設け、駆動も別々に制御する構成とすれば、要求に応じ て一部の領域のみ表示することができる。しかし、パワーセーブ時においても、任意の位置に表示することや任 意のパターンを表示したいという要求があり、予め分割 された表示領域を個別に制御する表示装置ではこの要求 に対応することはできない。

【0006】また、表示装置が搭載される機種によって、パワーセーブ時の表示内容、表示位置の要求が違う ため、表示パネルの構造、駆動回路を要求に応じてそれ ぞれ専用に関係しなければならない。

【0007】マトリクス型の表示装置でおれば、任意の 位置に任意の表示を表示することが可能であるが、パン シャル表示で、一部のみしかパターンが表示されない場 合でも、他の領域も通常通りの服動が必要なため、これ ではパーシャル表示による消費電力の低減効果が低い。 [0008]上記課題を解決するために、この発明は、 任意位置に任意のパターンをパーシャル表示できると共 に、必要に応じてその際の消費電力を低減することので きる表示装置を提供することを目的とする。 [0009]

【課題を解決するための手段】上記目的を達成するため にこの発明は、以下のような特徴を有する。

【0010】まず、n行m列マトリクスの複数の画業を 備え、パーシャル表示命令に応じて、任意のs行m列の 扇素からなるパーシャル表示領域には示質のパーシャル 表示を行い、前記n行m列の残りの背景領域には背景を 表示する表示装置の駆動方法であって、パーシャル表示 モード時には、1フレーム期間中に、前記s行列のパ ーシャル表示所域の各画業に、前記ケーシャル表示デー 夕を書き込み、かつ、前記背景領域のうちのk行m列の 画素にのみ、背景表示データを書き込むことを特徴とす る。但し、n、m、s及びkは全て1以上の整数で、s <n、k<nである。

【0011】本発明の他の特徴は、上記駆動方法において、前記背景領域のうちの選択されるk行m列の画素は、1フレーム毎に選択される行がシフトされることである。

【0012】本発明の他の特徴は、上記駆動方法において、前記背景領域の全画素に、合計(n-s)/kフレーム期間かけて前記背景表示データを書き込むことであった。

【0013】本発明の他の特徴は、前記背景頻峻の全面 素には、合計(n-s)/kフレーA別間がけて前記背 景表示データを書き込み、次の合計(n-s)/kフレー ム期間には、同一行の画素に対し、背景表示データの 基準電位に対する極性を反転させた背景表示データを書 き込むことである。

【0014】本発明の他の特徴は、上記駆動方法において、前記背景領域のうち、1フレーム期間中に選択される。 に対しめの行に対しては、行選択動作を禁止することである。

【0015】本発明の駆動回路に係る特徴は、n行m列 マトリクスの複数の画素が、行ライン毎に選択されかつ 列ラインから表示データの供給を受けて表示を行い、か つ、パーシャル表示命令が出されると、1フレーム期間 中に、前記n行m列マトリクスの内のs行m列の画素を 選択して所定のパーシャル表示データを順次書き込み、 また、前記n行m列の残りの背景領域のうちのk行m列 の画素を選択して背景表示データを書き込む表示装置の 駆動回路であって、各行の選択期間に対応した行クロッ クを発生する行クロック作成部と、行クロックを1フレ ーム毎にカウントする行クロックカウント部と、前記パ ーシャル表示データを書き込むべきs行の到来タイミン グを検出するパーシャル表示行検出部と、前記1フレー ム期間中に背景表示データを書き込むべきk行の到来タ イミングを検出する背景表示行検出部と、前記パーシャ ル表示行検出部又は前記背景表示行検出部のいずれかで 表示行の到来が検出されると前記n行m列マトリクスを 行毎に駆動する行ドライバでの行駆動動作を許可するド ライバ制御信号を発生するドライバ制御信号発生部と、 を備えることである。但し、n.m.s及びkは全て1 以上の整数で、s<n、k<nを満たす。

【0016】本発明の他の特徴は上記駆動回路において、更にフレーム数をカウントするフレームカウント部を備え、前記背景表示行機出部は、前記フレームカウントかぎのカウント値に基づいて、前記背景表示データを書き込むべき行をシフトさせることである。

【0017】本発明の他の特徴は、上記駆動回路が、さらに表示データの所定基準電圧に対する極性を単位期間

毎に反応させるための婚性医院信号作成都を備え、前記 の行…別マトリクスのパーシャル表示領域以外の全面素 は、合計(n-s)/kワレーム期間よりなき 1背 景表 示期間かけて、それぞれが1回選択され、次の1 背景表 「知期かけで、それぞれが1回選択され、次の1 背景表 景表示データの極性を反応させることである。

【0018】以上のような駆動方法、駆動回路を採用す れば、液晶表示パネル等の表示パネルを備える表示装置 において、パネル自体の構成を変更することなく、パネ ルの任意の位置にパーシャル表示を行わせることができ る。また、パーシャル表示の行われない背景領域につい **ては、1フレーム期間中に所定のk行のみ選択すること** で必要に応じて消費電力の低減を図ることができる。ま た背景領域において1フレーム期間中に選択されない上 記k行以外の領域は、所定周期をかけて背景表示データ が書き込まれる。背景表示データは、通常、文字や記号 などの特別な情報がなく、情報自体に変化がないので類 繁に書き込む必要がない。また、このようなデータであ れば、各画素への書き込み周期がある程度長くなっても 表示の劣化が少ない。なお、背景表示データとして特に オフ表示データを採用することとすれば表示内容の劣化 は非常に小さい。さらに、所定周期毎に背景表示データ を書き込む際、例えば液晶表示パネルに有効な表示デー 夕の極性反転を行うことで、直流成分の印加により劣化 する液晶など、表示素子の劣化を確実に防止することが できる。

でさる。
[0019]本発明の他の特徴は、上記表示装置の駆動方法において、前記パーシャル表示命令が出されると、
1フレール期間中に前記れ行m列の全面業を選択して通常表示する際の単位クロックとなる画素クロックとりも、周波数の低い画素クロックを単位クロックとして用い、1フレール期間中に前記パーシャル表示領域の全頭素にパーシャル表示で少を書き込み。前記背景領域のうちの前記k行m列の画素に背景表示データを書き込む。ことである。

【0020】本発明の他の特徴は、上記表示装置の駆動 方法において、前記パーシャル表示命令が出され、前記 背景領域のうちの、前記に行m列の画素以外の行に対す る選択期間の到來を検出すると、行選択パルスの転送速 度を増大することである。

【0021】また、本売野の表示装置の駆動回路に係る 他の特徴は、上記取動回路において、さらに、170-ム期間中に前記「行列列の重素を選択して表示データ を書き込んで通常表示させる駒の単位クロックを分問す る分周回路を有し、前記パーシャル表示命令が出される と、前記分周回路からの分別重素クロックを単位クロックと単位クロックとして用い、17レーム期間中に前記ま行刑列の画素 への前記パーシャル表示データの書き込み制制、及び、 前記と行用列の画素への前記骨景表示データの書き込み 制御を行うことである。 [0022]また、本発明の駆動回路に係る他の特徴は、上記駆動回路において、前記パーシャル表示行検出 部及び前記背景表示行検出部での表示行検出信号に基づいて、前記背景領域のうち、前記保行列の西素以外の 行に対する選択期間の到来を検出して、前記行クロック の周波数を増大する行クロック制御部を備えることであ

【0023】このように背景領域において1フレーム期間中には1部のラインのみ選択し、他のラインは選択していまれ、この選択しないライン合計(n-s-k)については、順に転送し各行に送出すれば行選択が実行される行選択パルスの転送速度を増大させる。転送速度の増大は、例えば行フロックの画数数を増大することで実現できる。これによりパーシャル表示モードの際には、1フレール期間や選択する行が少なくて済み、各行とかり選択が開発長くできる。後って、その分動作クロックを低下させることが可能で、パーシャル表示モードの際における表示装置。特にデジタル信号処理回路における表示装置。特にデジタル信号処理回路における表示装置。特にデジタル信号処理回路における消費電力を低減することが可能で、パーシャル表示モードの際における表示装置。特にデジタル信号処理回路における消費電力を低減することができる。

【0024】また、本売明の他の特徴は、モード切替タイミング制節部などによって、通常表示モードからパーシャル表示モードへの移行命令が出されると、該命令の次の1フレームは前記 n行m列マトリクスの全画素への表示データを背景表示データに変更し、その次のフレームから、前記ドライバ制御信号売生部での前記ドライが制御信号売生さとを特徴とする。

【0025】このような制御により、パーシャル表示合 合が出されてから、一旦、れ行m列マトリクスの全画業 に背景表示データを書き込んでから、パーシャル表示モ ードに移行することになり、背景領域において長期間選 択されることのない画素から、書き込まれていた通常学 ルクタ体像に失われていて残争が起こらなくなる。

【0026】また、以上に説明した表示装置としては、 例えば液晶表示装置が適用可能である。

[0027]

【発明の実施の形態】以下、図面を用いてこの発明の好 適な実施の形態(以下実施形態という)について説明す る。

【0028】 [基本構成] 図1は、本発明に係る表示装置の報機板を示している。この表示装置は、例えば携帯電話に搭載されるLCDなどの平面表示装置であり、一対の基板間に済島が針入されて構成された済品表示。

(LCD) パネル200と、このLCDパネル200を 駆動する駆動回路100と、駆動回路100及びLCD バネル200に必要な電源電圧(例えばVDD1、VD D2、VDD3)を供給する電源回路300を備える。 【0029】LCDパネル200は、各画素にスイッチ 素子として薄膜トランジスタが設けられ、この薄膜トラ ジンスタのオンオフを行方向に延びるゲートラインで割 制し、この運際トランジスタを介して列方面に延びるデ ータラインから各画業に表示データを供給することで、 画業毎の表示が可能なアラテ・イブでトリタス型LCDパ ネルである。また、パネルの表示部の周辺には、ゲート ラインを順に制御する垂直方向ドライバ(Vドライバ) 210、所定タイミングでデータラインに表示データを 使給する水平方向ドライバ(Hドライバ)220が形成 されている。但し、このVドライバ210及びHドライ バ220は、パネル200上に形成されるものには限ら れず、IC化される駆動回路100の一部又は独立の回 路で形成される場合もある。

【0030】駅動回路100は、供給されるRGBデジタルデークをラッチョちラッチョ目01、ラッチデータをテッチッチータに変換するポジタルアークにクタータをアウログデータと変換されたアナログデータを増幅してR、G、BアナレブステータとしてLCDパインスの日ドライバ220に対して供給するアンプ104を備える。駅動回路100は、また、図示しないCPUから命令を受け取って命令に応じた制御信号を出力するCPUインターフェース(「ア)回路106と、タイミングコントローラ(T/C)400を備える。「アーロ路106は、図示しないCPUから送出される命令を受け取ってこれを解析し、命令に応じた削削信号を出力する。CPUから送出される命令を受け取ってこれを解析し、命令に応じた削削信号を出力する。CPUから送出される命令は、パワーセーブ制制命令の他、表示パネルでの表示位置の調整命令やコントラスト調整命令をどである。

【0031】 T/C400は、ドットクロックDOTCJK、 水平同期信号Hsync、垂直同期信号Hsync等のクイミング 信号に基づき、LCDパネル200のVドライバ210 やHドライバ220の動作及び表示に必要なタイミング 信号、制御信号を発生する回路であり、後述するよう に、本実施形態では、任意の位置でのパーシャル表示を 可能とし、かつ、必要に応じてその際の消費電力の低減 を可能としている。

を可能としている。
【0032】のイメニカイン・
「0032」のイメーターのでは、本実能形態に対
いて、通常表示モードには、1フレール開間中に全面策
を駆動するが、各行を順立規に、同時にの別のデータ
ラインに所定表示データを供給し、各行に対応する画業
に表示データを書き込み、これを全n行について行うと
で、四2(a)に示するうと全面直表示を行う。
【0033】例えばCPUからパワーセーブ命令によっ
てバーシャル表示モードに移行すると、四2(b)のよ
うに全n行のうちの任意の多行m列だけがにシャル表示
示領域202となって所定のバーシャル表示を行い、他
の領域は背景表示領域(背景領域) 204となり背景表
で(オフ表示)を行う、流晶層を挟んで設けられる共通
電極と画楽電階との間の電圧が0 Vであると (オフ
時)、日が表示されるリーマリホワイトモードLCDの

時)、白が表示されるノーマリホワイトモードLCDの 場合には、上記背景領域204ではオフ表示に相当する 白が表示される(白ラスタ表示が行われる)。 【0034】本実絶形態において、背景領域204は、バーシャル表示期間中、ずっとオフしているのでは、 く、図2(0)のように、所定期間毎に、行句に限に選 択され、対応画素に白表示データを書き込んでいる。白 表示は、ノーマリホワイトの場合、原理的には電極間に 値圧を印加しないことで実現されるが、実際には共通電 優と白を表示する各画業電極との間に数がルトの電圧を 印加している。従って、実際の装置でのオフ表示に相当 電極に画業トランジスタを付して書き込む。

【0035] 画面が100行×100列(n, m=10 0)のマトリクスしてDの場合であって、バーシャル表 不関域202が25(s=25)×100の場合を例に説明す ると、ある1フレーム期間中、背景領域204のうち所 定k行についてはバーシャル表示領域2020に がして、そこに背景表示データ(背景領域は自表示データ)を書き込む。次の1フレーム期間中には、背景領域 204の内の他の k行を選択し、そこに自表示データを 書き込む。

【0036】上記例では背景領域が75行であり、k=1の設定の場合、背景領域204では75フレーム ((n-s)/kフレーム)に1回対応する行204wが順次選択され、白表示データが書き込まれることとなる。従って、背景領域204の各行は、75フレーム後に再び選択されるまで選択されることなく、書き込まれた白表示を維持する。

【0037】また、背景側線204は、複数フレーム ((n-s)/kフレーム)期間かけて全面素に白データが書き込まれるが、その内のある行204 wについて 着目すると、該任意フレーム((n-s)/kフレーム)期間の次の複数のフレーム((n-s)/kフレーム)期間の次の複数のフレーム((r-s)/kフレーム)期間には、関一行に対し、米の該任意フレーム

((n-s)/kフレーム)期間とは極性の反転(共通電極電圧を基準として極性が反転)した白表示データを書き込んで反転駆動を行っている。

【0038】図3は、本実施形態の表示装置における通常表示モードからパーシャル表示モードへの終行時の動作を示している。図1の1/F回路106が通常表示モードであると判断している場合、図3(a)のようにしてDパネル200は、全画面を用いて通常表示を行う

(S1)。CPUからパーシャル表示制御命令が送られてくると、I/F回路106がこれを解析してパーシャル表示制制信号を発生し、パーシャル表示モードに切り替わる(S2)。なお、スイッチなどが設けられている場合に、これを機器使用者が切り替えることで同等のパーシャル機制信号が発生し、パーシャル表示モードに移行してもよい。

【0039】装置がパーシャル表示モードに切り替わった後、直接、上述のようなパーシャル及び背景表示を行

っても良いが、本実施形態では、通常表示からバーシャル表示への移行に際して、一旦全画面をオフ表示させている。具体的には、移行時の1フレームは、まず、通常通り各画素を選択して白表示データを書き込み白ラスタ表示を行う(S3、図3(b))。

【0040】このような制御をおこなうのは、パーシャ ル表示に切り替わった際、背景領域で通常表示時の表示 が徐々にオフ表示状態へ変化していくことを防ぐ為であ る。つまり、通常表示からパーシャル表示に切り替わっ た時、背景領域204の画素には、前の通常フレームの 画素表示データが書き込まれている。ところが背景領域 204では、上述のように1フレーム毎には選択されな い。従って、たとえ各画素に設けられている画素トラン ジスタが次にゲートラインが選択されるまでオフ制御さ れていても、トランジスタのOFFリーク電流のため、 画素表示データは徐々にドレインラインに抜けてゆき、 液晶層を挟んで対向する共通電極の電位に近づいてい く。つまり、背景領域204では、通常表示フレームか ら切り替わった際に、数秒かけて徐々にオフ表示(白ラ スタ) に変化することとなり、このようなゆっくりとし た表示の変化は、装置使用者にとって好まれないことが 多い。そこで、パーシャル表示に切り替わる前に、一旦 全画面に白表示データを書き込んで白ラスタ表示をさせ ることで、パーシャル表示時には、全ての画素は、オフ 状態である白表示状態から変化することになり、パーシ ャル表示時の背景領域204における表示劣化をなくす ことができる。なお、以下において、LCDパネル20 0としては、特に言及しない限り、ノーマリホワイト型 であり、白表示とは実質的にオフ表示であるものとして 説明する。

【0041】一旦、全画面白ラスタ表示を行った後、L CDパネル200では、図3(c)のようなパーシャル 表示が行われる(S4)、本実権形態において、LCD パネル200でのパーシャル表示は、パーシャル制御信 号に基づいて図1のT/C400が後述するような制御 信号、タイミング信号を発生することで実行でき、LC Dパネル200にはパーシャル表示に対応するための符 別を構造を値なくてもま型できる。

【0042】パーシャル表示モードにおいてパーシャル 表示領域は、温常表示と同様と1フレーム中に名行が選 状され表示データが書き込まれる。本実施形態に係る背 景領域204の駆動方法1-4については、以下に図3 (c)を参照して説明する。各駆動方法のより具体的な 駆動波形の例については、図9〜図15及び図18を参 服して絵がる

【0043】なお、パーシャル表示モードから通常表示 モードルの復帰は、CPUなどから通常表示制御命令が 送られ、図1のI/F回路106がこれを解析し、その 結果に応じて、通常表示制御信号の発生又はパーシャル 表示制御信号の出力停止などを行うことで達成される (図3、S5)。

【0044】(駆動方法1)方法1において、パーシャル表示領域202は1フレーム期間中に全全有(ゲート・イン)を順次選択して所定の表示データを書き込み、背景領域204では、同じ1フレーム期間中に、領域204のk行のみ選択して白表示データを書き込む。つまり、本駆動方法1では、1フレーム期間中にパーシャル表示領域202の全ま行と、背景領域204のk行の分のデータを当また杯を順に選択し、選択された行に対し、m列のデータラインに所定タイミングで表示データを選出することで、対応する画素に対応する表示データを順次書も込むた。

- [0045] そして、バーシャル表示領域202が25 行、背景領域204が75行でk=1である場合、1 レーA期間に、26行(25行1行)が順に選択さ れ、背景領域204の他のライン204 tは、図1のT /C400 代成する信号のうち、後述する制制信号で ある垂直マスク信号 (WASK) に基づいて選択が禁止さ れる。
- 100461次のフレームには、パーシャル表示領域2 02は再び全ま行が選択され表示データが書き込まれる (但し、表示データは、ライン反転、1フレーム反転に より極性が1ライン毎、1フレームで白表示データを 毒き込んだとタインと異なるトラインが選択され、白表 示データが書き込まれる。使って、全100行でパーシャル表示領域2020行数。が25、背景領域2020行数。が25、背景領域2020行数。が25、背景領域204で の1フレーム当たりの選択行数トが1であれば、上述の ように、パーシャル表示領域202は、各フレームで全 領域202に表示データが書き込まれ、背景領域204で では、ブランレームかかって全ての領域に白表示データ が書き込まれるととなる。
- 【0047】また、k=1で、背景領域204において、前のフレームで選択された1ラインと隣接する1ラインがパフレームに選択される場合には、隣接するラインには途極性の白表示データを書き込んでライン反転駆動を行う。
- 【0048】さらに、複数((n-s)/k)フレーム 期間(1骨表表示期間)かけて(上記例では75フレーム)、背景側域204の全面素に白表示データが書き込まれた)次の(n-s)/kフレーム期間には、同一行に逆極性の白表示データを書き込む。
- 【0049】また、背景領域では、1ライン毎かつ、1 背景画面毎に極性を反転して白泉示を行うことで、背景 領域においても液晶に直流電圧成分がずっと印加される ことが防がれ、液晶の変化を防止している。
- 【0050】駆動方法1では、パーシャル表示モードに 際して、以上のような手順を繰り返してパーシャル表示 及び背景表示を行う。
- 【0051】なお、駆動方法1では、各画素を点順次駆

動した場合も、線順水原動した場合でも適用可能であ 。 点順次即動の場合には、あるバーシャル表示領域及 び背景領域のいずたにおいても、対応する行(ゲートラ イン)が選択された際、データラインに順次表示データ を送出し、線順次原動の場合には全データラインに一斉 に書き込むでき表示データを送出する。

【0052】(駆動方法2)1フレーム期間中に、バーシャル表示領域202の全を行と背景頑減204のk行 シャル表示領域202の全を行と背景頑減204のk行 が選択され表示データが書き込まれる点は、上記方法1 と共通するが、方法2では、バーシャル表示領域202 の全を行の画素を点順で販動・「又は線順次順動)して表 ボデータを書き込んだ後、をデータライン(何別)に白 表示データを供給してから背景領域204のk行を選択 いて駆動を表えた後、次の1水平主塞期間(日 日:1 ゲートライン選択期間)において、m本のデータライン全 でに白表示データを書き込んでから、背景領域204の は行のゲートラインを選択する。これにより選択された ゲートラインの画素トランジスタがオンし、データラインに供給されている白表示データを取り込み、対応する 両輩は日を表示する。

間の15 1 この背景領域204において選択されて自 表示データの書き込まれる行は、上記方法1と同様に、 1フレーム特に変化し、かか割フレームと次フレームと で背景領域204の選択行が隣接する場合、開接行で白 表示データの電圧が互いに逆極性となるようにする。 【0054】背景領域204については複数フレームで 全領域に自表示データが書き込まれ、1背景画面毎に同 一行に書き込まれる白表示データの電圧極性が反転され るのは上記方法1と同様である。

【0055】上記駆動方法1では、パーシャル表示領域 202に対する行選状終了後、同一1フレー上期間中に 選択される背景頻度204で行う選表期間が実味する までHドライバ220が動作を停止し、対応する行を選 択した後、再び動作を停止する。これに対し、本駆動方 法2では、パーシャル表示領後202に対し、本駆動方 注2では、パーシャル表示領後202に対する行選択終 了後、続く1日期間だけHドライバ220を動作させて 各データラインに白表示データを書き込みば、残りの育 資債域204の選択期間中は動作を停止させるとがで きる。そして、このような制御は、上述の駆動方法1と 同様にア/C400における最小限の構成の変更、追加 により容易に実現することができる。

【0056】(駆動方法3)駆動方法3では、アリチャージ制御信号を利用して背景観域204のk行に白表示データを書込む。アクティブマトリクス型のLCDでは、通常の場合、1日期間中、対応するゲートラインを選択して画素トランジスタを介して各画素に書き込むことで画素毎の表示を行っているしかし、ライン反転駆動方式の場合には、特に、1日毎

にデータラインに印加される表示データの極性が反転するため、1 日の切り替わり後、データラインの電圧に くく確実に次に表示すべき表示データの電圧になること が望まれる。そこで、予め載く1 日でデータラインに書 き込むプリチャージが行われている。特に、薄膜トラミト TLC Dでは、TFTの動作負荷の軽減等の目的のた め、図3に示すように専用のプリチャージドライバ23 0をLC Dパネル200に他のドライバ210、220 と共に形成しておき、アリチャージ駆動を行う。

【0057】本実施形態の駆動方法3では、このような プリチャージのために利用されるプリチャージ制御信号 及びプリチャージデータを背景領域204での背景表示 にも利用する。つまり、あるフレーム期間中に背景領域 204の選択すべき行の選択タイミングになる際、後述 するように、図1のT/C400に、その1Hの開始直 前にプリチャージ制御信号(PCG)を発生させ、この 制御信号に応じて各データラインに白表示データに相当 するプリチャージデータを書き込む。なお、パーシャル 表示領域202では、プリチャージ制御信号によって各 データラインに、任意の行が選択される直前に、その行 において表示すべきパーシャル表示データのレベルに応 じた所定のプリチャージデータが供給される。なお、こ の所定プリチャージデータはパーシャル表示データのレ ベルに関係なく、一定レベルに設定してあってもよい。 【0058】背景領域204において1フレーム毎に選 択する行 (ゲートライン)を変更すること、ライン毎に 白表示データの極性を反転すること、1背景画面毎に白 表示データの極性を反転する点は上記方法1及び2と同 一である。

【0059】このようにアリチャージ制御信号を利用して背景領域204のk行への白表示データを書き込むこととすれば、背景表示期間中に、Hドライバ220を制御する必要がなくなり省電力化に寄与することが可能となる。

【0060】 (駆動方法4) 本実施形態において方法4 は、1フレーム期間中に背景領域204の選択するド行 についての駆動方法は、上記方法1~3のいず孔がで実 行し、選択しない(n-s-k)行の選択期間に相当す る間は、1日期間の長さを制御するパルス(例えば行ク ロック)の周波数を高め、行ドライバ(Vドライバ21 0)内で各下選択パルスを高速転送してしまう。 【0061】このような駆動を行うことで、1フレーム 期間中に表示する行数が 5 行上 8 があらには、通常動

を停止させるのではなく、Vドライバ210内で出力す 成ば各行が選択される選択/かレスを該行には出力せず高 遠転送する。後って、次に、目的とする行に選択/かレス を出力して該行を駆動する際に、特別かパルス送り出し 動作などをする必要が無く、恵ちに必要な行(ゲートラ イン)に選択が人スを出力することができる。

【0063】 このように、パーシャル表示モードの際は、Vドライバが行を選択するための選択パルスの転送 関波数を一部増大し、それによって、表示装置全体の動作周波数を低下させる。よって、LCDパネル200の内蔵ドライバ等の設計変更を行うことなく、駆動局波数の低減による消費電力の低減を達成することが可能で、パワーセーブモードにおいてパーシャル表示をすることが可能となる。

【0064】(聚動回路) 次に、上述のような駅動を異する本実施形態に係る原動回路の構成例について説明する。図4は図1の原動回路100の中のTア/C400の構成。図5は、本実施形態においてしてDバネル200に内蔵するVドライバ210の構成を示している。【0065】T/C400には、ドットクロック(DOTC LK)、水平開閉信号 (Isync)、垂直直閉閉信号 (Vsync)なびパーシャル表示制御信号 (PARTIAL)が供給されており、これらに基づいて、水平クロック(CRH)、水平スタートバルス(STH)、プリチャージ制御信号(RC)、垂直フロック(CRY)、基直スタートバルス(STY)、とを住反転削御信号(RC)、基直スタートバルス(STY)、を住反転削御信号(RC)、基直スタートバルス(STY)、を住反転削御信号(RC)、基直スタートバルス(STY)、を住反転削御信

号 (FMP) を作成し、これをしてDパネル200のVド ライバ210、Hドライバ220に供給する。 【0066】Hカウンタ12は、分周回路11を経て供 給されるドットクロック (DOTCLK) をクロックとしてこ

れをカウントする。そして日カウンタ12は、アンドゲート31を介して1日期間に1回に出力される水平同期信号(Hsync)と検述する1日輻射側回路19からの日リセット信号(Hreset)によりカウント値がリセットされるため、1日期間毎にドットクロックをカウントする。

【0068】 Hカワンタ12のドットクロックカワント 値は、デコーダ13でデコードされ得られたパルス信号 がフリップフロップ(F/F)20、アンドゲート27 を介して、水平クロック (CKH) として出力され、LC Dバネル200のHドライバ220に供給される。

【0069】 デコーダ14は、Hカウンタ12のドット クロックカウント値に基づいて各1水平走査期間中のス タートタイミングを決めるバルスを発生し、これがF/ F21及びアンドゲート28を介して水平スタートパル ス(STB)として出力される。

【0070】デコーダ15は、日カウンタ12のドット クロックカウント値に基づいて、1水平期間の開始直前 のタイミングを求めてバルス信号を作成する。このパル ス信号は、F/F22及びアンドゲート29を介して、 1日の開始直前に、データラインの電圧を続く1日期間 の表示データ電圧に近づけるためのプリチャージ制御信 号(PCG)と17世 打ちれる。

【0071】デコーダ16は、Hカウンタ12のドット クロックカウント値に基づいて、各ゲートラインの選択 許可期間を制御するタイミングを求め、これがF/F2 3及びアンドゲート30を介し、ゲートライン選択制御 信号(ENB)として出力される。この制御信号(ENB) は、1Hの開始直前にデータラインに対して行われるト 記プリチャージ期間中に、ゲートラインが選択され画素 トランジスタがオンしてプリチャージデータが各画素に 書き込まれることを禁止するための制御信号である。こ のゲートライン選択制御信号 (ENB) は、図5に示すL CDパネル200のVドライバ210に供給される。 【0072】図5に示すVドライバ210は、バネルの ゲートライン数 (n)に応じ、冷冰する垂直クロック (非反転CKV、反転CKV)をクロックとして、垂直スター トパルス (STV) を順次シフトする複数段のシフトレジ スタ251、252・・・、 y番目とy+1番目のシフ トレジスタ出力の論理稽を出力するアンドゲート26 1、262・・・、ゲートラインへの各最終出力ゲート 271、272·・・を有し、上記ゲートライン選択制 御信号 (ENB) がこの最終出力ゲート271、272・ ・・の一方の入力端に供給されている。そして、この制 御信号 (ENB) は、1 H期間の開始直前のプリチャージ 期間中にLレベルとなるため、ゲートラインへのゲート 選択信号の出力が制御信号(ENB)のLレベルの間、禁

【0073】 Hカウンタ12でのドットクロッタカウント値をデコードするデコーダ17からの出力は、F/F 44を介してアンドゲート44の一方の入力端に供給されている。このアンドゲート44の他方の入力端には、分周回路11を介してドットクロック(DOTCLX)が供給されている。通常表示状態において分周回路11で分は行われないので、このゲート44のアンド出力はドットクロックとは狂等しく、これがクロックとして供給されるF/F41のQ端子からは、1 H毎にレベルの変化する信号が得られ、これは垂直クロック(QCV)としてしてりパネル20のVドライバ210に出力される。

止される。

【0074】デコーダ18は、日カウンタ12のドット クロックカウント値に基づいたパルス信号を発生し、これは、1日毎に表示データを反転させるための反転制御 信号 (FPP) を出力するためのF/F40にクロックを 供給するアンドゲート43に1入力としてF/F25を 介して供給されている。

【0075】1 H輻刺脚回路 19は、各ゲートラインの 1 選択期間に対抗する1 H期間に1 回日リセット信号 (Hreset)を発生し、後述のアンドゲート3 2 及びソカウンタ34と共に行クロック作成部の一部として機能する。また、上記駆動方法4 において説明したように、下 (イ400付く、1 H期間、1 V (1 フレーム)期間の基準となる日リセット信号 (Hreset)の出力タイミングを速め、背景領域において選択されない行についてデータ処理期間を短縮する。これにより、図5のVドライバでのゲート選択Vルスの転送速度が向上する。

【0076】この1H幅制御回路19は、図7に示すよ うな構成であり、例えばHカウント値が高速リセット設 定値「10」の時、日を出力するデコーダ191、日カ ウントが通常リセット設定値「120」の時、Hを出力 するデコーダ192、これらデコーダ191、192の 出力と、後述するVマスク信号(VMASK)との反転、非 反転信号とのアンドをとるゲート193.195.2つ のアンドゲートのオアをとるオアゲート196を有す る。背景領域204であるため、後述するVマスク信号 (VMASK)がLレベルで、該当期間中での選択が行われ ない期間には、インバータ194によって反転マスク信 号がアンドゲート193に供給され、アンドゲート19 3からのデコーダ191の出力が許可される。よって、 通常、カウント値がm(例えばm=120、但しここで mは帰線期間を含む)で出力されるHリセットバルス (Hreset) を、Hカウンタが10まで数えたところで出 力することができる。

100771 Vカウンタ34は、アンドゲート32の出 カをクロックとして受け、アンドゲート33の出力によりリセットされる。アンドゲート32には、1日福制御 回路19からの日リセットパルス (Hroset)と、分局回 路11を介して供給されるドットクロック (DUTCLK)と が入力されており、このVカウンタ34は、1日に1回 日となるパルスをカウントし、1 V期間病に垂直同期信 り(Vsync)に応じてそのカウント値をリセットする。 【0078】デコーダ35は、Vカウンタ34でのカウント値に基づいて1垂直走索期間(1V)に1回、1V 期間のスタートを示す垂直スタートパルス(STV)をF /F37を作して出力する。

【0079】デコーダ36は、Vカウンタ34でのカウント値に基づいて、該カウント値がLCDパネル200のライン数(ゲートライン数n)に応じた数値になると Vリセットバルス (Vreset) をF/F38を介して出力する。このVリセット信号 (Vreset) は、F/F40の リセット端下に供給されて1H及び1フレームごとに表示データの極性を反転させる反転パルス (FRP)をリセットし、またF/F41のリセット端子にも供給されて上述のソクロック (CRV)をリセットする。さらに、このリセットパルスは、ドットクロック (DOTGL)を の強理機をとるアンドゲート42のアンド出力をクロック端子に受けて動作することで、F/F39からは1フレーム毎に反転する(出力が得られる。

【0080】EXORゲート45は、上記F/F39及び40の出力の排他的論理和をとり、これが操性反転パルス(FRP)としてLCDパネル200のHドライバ220に出力される。

【0081】さらに、本実絶形態では、図40下側に記 載されているように、フレームカウンタ47、フレー カウント値に応じてマスク信や(WMSX)を生成・出力 するマスク生成回路48及びF/F50、フレームカウ ント値をデコードしてフレームカウンタをリセットする ためのデコーダ49及びF/F51を備える。

【0082】アレームカウンタ47は、Vリセット(Yreset)、Hリセット(Hreset)及びドットクロックのアンドをとるアンドゲート46からの出力をカウントする。アンドゲート46からは、1V期間中に1回、即ち1フレーム期間に1回Hレベルとなる出力が得られるため、フレームカウンタ47は、このアンド出力をカウントすることでフレーム数をカウントし、結果をMASK生成回路48とデコーダ49に出力する。

[0083] MASK生域回路48は、図8に示すような構成で、パーシャル表示行の当界タイミングを検出するパーシャル表示行後出路に相当するコンパレータ482、背景領域内でオフ表示データを書き込む行の到来を検出する背景表示行検出部に相当するコンパレータ484及び485、インパータ486を備える、加賀回路483は、任意に設定可能な設定値、例えば「25」をフレーム(ド)カウント値に加算してコンパレータ481に出力する。

【0084】コンパレータ481は、ソカウンタ34からのソカウント値と、Fカウント値半設定値「25」と 比較し、ソカウント値と、Fカウント値半設定値「25」 に対し、そのサウント値がですった。 出力する。また、コンパレータ482は、ソカウント値 が、目的とするパーシャル表示位置に応じて任意に設定 された値、例えばここでは「25」よりからければ日レベルを出力する。 【0085】よって、オアゲート484からは、ソカウント値が、0~244の期間と、Fカウント値・25の期

間だけHレベルが出力され、オアゲート485からは、

後述するパーシャル表示スタート信号 (SPART) がHレ ベル (パーシャル表示モード) の時だけ、上記ゲート4 84からの出力がVマスク信号 (VMASK) として、F/ F50を介して出力される。

【0086】なお、通常表示時には、スタート信号(SPART)がLレベルを維持するため、インバータ486を かしてオアゲート485には常時日が入力されるため、 Vマスク信号(VMASK)は日レベルを維持する。

【0087】Vマスク信号(VMSK)は、アンドゲート 27~30の一方の入力端に供給されており、Vマスク 信号(VMSK)がレレベルの時には、Hクロック(CK

H) Hスタートバルス (STH)、プリチャーン制御信号 (PCG) 及びイネーブル信号 (ENB)の出力を禁止するまた、Vマスク信号 (WMSK)は11相刷御即路19に供給されており、11相關刺師回路19は上述のようにこのVマスク信号 (WMSK)がLレベルの時だけ、1日期間を日カウント値が10になったタイミングで、Hリセットバルス (Hreset)を出力する。更に、このVマスク信号 (WMSK)は、アンドゲート43の入力端にも供給されており、Vマスク信号 (WMSK)がLレベルの時にはドクト40の出力が固定され、結果として極性反転信号 (FRP)のレベルがその期間、固定される。

【0088】デコーダ49には、背景領域204のライン数 (n-s) と、パーシャル表示時において1フレー 人期間中に選択する背景領域204のライン数とと応じて [(n-s)/k]が設定される。例えば、ここでは、n=100、s=25、k=1で、「75」が設定されるもり、Fカウント値が75、つまりが一シャル表示時において75フレーム目にパルスが出力される。このパルスは、F/F51を介してフレームカウンタ47、「rFリセットパルス(Freset)として供給され、フレームカウンタ47は、パーシャル表示モードの時は、

[(n-s)/k]フレーム(75フレーム)毎にカウント値がリセットされる。

【0089】 F/F52は、図1のI/F回路106からパーシャル表示モードになると出力されるパーシャル表示制御信号 (PARTIAL) をD端子に受け、Vリセット (Vreset)、从リセット (Hreset) 及びドットクロックのアンドをとるアンドゲート46からの出力をクロックとして動作する。アンドゲート46からは、1V期間に1回立ち上がるパルス信号が供給されるため、F/F52は、パーシャル表示制御信号を受けると次の1V期間にこれを取り込んでQ端子から出力する。

【0090】F/F52からのQ出力はアンドゲート54の一方の入力と、F/F53のD増子に供給されている。また、F/F53はクロックとして、上記F/F52と同様にアンドゲート46からの出力を受けており、F/F53のQ端子からは、パーシャル表示が命令されてから1ソ期間が経過した時に日レベルとなるパーシャル表示スタート信号(SPART)が出力され、このスタート信号(SPART)が出力され、このスタート信号(SPART)は上記マスク生成回路48及び分間回路11に供給される。また、F/F53の反転Q出力

は、アンドゲート54からは、パーシャル表示制御信 って、アンドゲート54からは、パーシャル表示制御信 号(PARTIAL)が日レベルとなった次の1V期間だけ日 レベル、他の期間はLを維持するフラッシュ信号(PLAS 日)が出力される。

【0091】上記フラッシュ信号 (FLASH) は、オアゲート55、56、57の一方の入力端に供給されており、フラッシュ信号 (FLASH) がHになると、各オアゲート55~57からのR、G、Bデジタル出力が全てHレベルとなる。

【0092】このR、G、Bデジタル出力の全日レベル は、白表示を意味しており、このR、G、Bデジタル出 力が、図10ラッチ回路101等のデジタル処理回路に 出力され、D/A変換回路102、アンプ104を経て 白表示のためのR、G、Bアナログ表示信号としてして Dパネル200のHドライバ220に供給される。

【0093】従って、以上のような構成により、バーシャル表示制御信号がHとなると、図3に示したように、まず、次の1フレームでは、全画面白表示(白ラスタ表示)となり、命令から1フレーム経過したときに、F/F53からパーシャル表示カチト信号(GPART)が出力され、パーシャル表示動作が開始する。

【0094】(表示装置動作)次に、上記構成によって 実現されも表示装置の動作タイミングについて、さらに 図9~11を参照して説明する。なお、図9は通常あ方法 時、図10は全画面白表示時、図11は上述の駆動方法 1及び方法とが採用されたペーシャル表示時におけるタ イミングチャートをそれぞれ示している。

【0095】:通常表示

通常表示時には、パーシャル表示制御信号 (PARTIAL)がLレベルを維持するので、Vマスク信号 (WMSK)が Hレベルを維持する。このため、偶数フレーム、奇数フレームとも、1 H幅制御回路 1 9 はデータライン数 mに 応じて日 リセット 7 いよっ (Hreset)を出力するため、1 H期間は一定で、V クロック (CW) も一定となる。また、日クロック (CKI)、Hスタートパルス (STH)、プリチャージ制御信号 (CD)、イネーブル信号 (ENB)のいずれも禁止をおことなく出りされる。

【0096】従って、図5に示すLCDパネル200の Vドライバ210は、Vスタートパルス (STV) が出力されると、1 日毎のソクロック (CKV) に従って各ゲートラインを選択する信号を順次発生し、対応するゲートラインにオーブル信号 (ENB) がそれぞれ日レベルの期間ゲート選択信号を順に出力していく。また、LDパネル200のHドライバは、Hスタートパルス (STH) が出力されると、Vドライバ210によって選択されたゲートラインの各面家に書き込むべき表示データを日クロック (CKH) に従って、順次、対応するデータラインに出力していく。

【0097】このようにVドライバ210によってゲー

トラインを順に選択し、Hドライバ220から対応して 順にデータラインに表示データを出力してゆき、選択さ れたゲートラインに接続された画素トランジスタをのN させ、データラインと画素トランジスタを介して各画業 に表示データを書き込む、そして、このような動作を各 フレームで繰り返し、任意の表示を行う。

[0098]なお、表示データは、極性反転側が信号 (FRP)が1H、つまり1ラインφに反転することでそ の極性が反転削算されて各面素に印加される。また、優 数フレームと奇数フレームとでもこの制御信号 (FRP) が反転するため、円つだについてはフレーム毎に極性の 反転して表示データが供給される。

【0099】・白ラスタ表示

上述のように、図1のI/F回路106等からT/C4 00に供給されるバーシャル表示制御信号 (PARTIAL) がしレベル (通常表示) からHレベル (パーシャル表 示) へと変化すると、続く1 V期間がけHレベルとなる フラッシュ信号 (FLASH) がアンドゲート54から出力 される。従って、図10に示すように、R.G.B表示 データが1V(1フレーム)期間全て白データとなる。 この白ラスタ表示の際、他のタイミング信号は、図9に おいて説明した通常表示時と変わらないので、Vドライ バ210は、通常表示時と同様にVスタートパルス (ST V) が出力されるとゲートラインを順に選択し、Hドラ イバ220が、Hスタートパルス (STH) が出力される と、各データラインに順次白データを出力する。従っ て、1フレーム期間は、画面全てに白が表示される。 【0100】・パーシャル表示(駆動方法1及び駆動方 法4)

図11は、図4に示すような構成によって実現される駆動方法のパーシャル表示時の動作を示しており、上述の
駆動方法1と駆動方法4の両方が実行されている。つま
り、所定の位置へのパーシャル表示、残りの背景領域で
の白表示、に加え、1フレーム期間中の動作速度を低下
させて駆動回路における消費電力低減を図っている。
フレーム期間における動作速度の低下は、図4の1日額 制御回路19によるVドライバの高速転送制御と、分周 回路11の分周信号をドットクロック(DITCIX)として 使用することで可能となっている。

【0101】パーシャル表示制御信号 (PARTIAL) がHレベルに変化すると、上述のように最初の1フレームでも直面全体に的表示され、次のフレームになるとパーシャル表示スタート信号 (SPART) が、LレベルからHレベルに変化する。従って、図6に示す構成の分周回路1では、アンドゲート115からのドットクロック (OOTGLK) の出力が禁止され、ここでは、F/F111及び112によって4分周されたドットクロック (以下分周ドットクロック) がアンドゲート113及びオアヴト116を入して出力さる。この4分周ドットクロックに従って動作する回路はその動作速度が4分の1と

なり、図11に示すように作成される制御信号 (CKH、C KV、ENB、STH、FRP等) も1/4の周波数となる。

【0102】また、MASK4成同路48では、コンパ レータ482及びコンパレータ481からの比較出力が オアゲート485によって選択され、図8のように、コ ンパレータ482及び加算回路483に対する設定値を パーシャル表示位置が1~25ラインとなるように設定 した場合、Vカウント値が0~24の期間と、フレーム カウント値+25の期間HレベルとなるVマスク信号 (VMASK) が出力される、ゲートラインを 1 行目から順 に選択していくVドライバ210には、まず、パーシャ ル表示が行われる1~25ラインまでの間、Vマスク信 号 (VMASK) に基づいて作成されたイネーブル信号 (EN B) が供給される。従って、この期間 (パーシャル表示 期間)は、Vドライバ210にHレベルのイネーブル信 号(ENB)の出力が許可され、各ライン(行)への選択 パルスの出力が許可される。よって、上記4分周ドット クロックに基づいて作成された通常時の1/4の周波数 のVクロック (CKV) に従って動作する点を除き、Vド ライバ210は、通常表示時と同様、イネーブル信号 (ENB) がHレベルの期間、各ゲートラインにゲート選 択パルスを出力する。また、Hドライバ220において も、Hクロック(CKH)及びVクロック(CKV)等が通常 時の1/4の周波数である点を除いて、通常時と同様 に、1日期間中、データラインに選択されたゲートライ ンに対応した画素に書き込む表示データ(パーシャル表 示データ)を順次出力する。

【0103】マスク生成団路48は、ソカウント値がパ シャル表示領域外になるとVマスク信号(WMSK)を しとする。後・て、このVマスク信号(MMSK)がしの 期間はVドライバ210によるゲートラインの選択は禁 止され、権任反転信号(FIP)の反転動作は、直前の状 懸を維持する。

【0104】また、Vマスク信号(WMSK)がLレベルになると、1日幅制御回路 19は、例えば、図7において、通常日カウント値が120になると出力していた日リセットバルス(Hreset)を日カウント値が10になった時点で出力する。従って日リセットバルス(Hreset)の出力周期が速くなり、日カウント値に応じて作成されるF/F41からのVクロック(CKV)の周期が、図11に示されるように短くなる。ここで、図5に示すように、LCリバネル200のVドライバ210では、シフトレジスタ251・がこのVクロック(CKV)をシフトクロックとして動作しているため、Vクロック(CKV)が強まることで、その期間、Vドライバ210中でのシフトレジスタ転送速度が速まる。

【0105】背景表示期間において、マスク生成回路4 8のコンパレータ481が背景領域で選択すべきライン を検出すると、図11に示すように該当するライン選択 期間だけVマスク信号 (WMSK) をHレベルとする。これにより、Vドライバ210は、Vマスク信号 (WMSK) トロベルスク信号 (WMSK) トロベル制制制性、バーシャル表示側間と同様に、対応するゲートラインに選択信号を出力する。また、日ドライバ220は、日スタートバルス (STH) が出力されると、供給されている白表示データを極性反転制制信号 (FRP)によって決まる極性で順次データラインに書き込む。後って、背景領域204の所定のラインが1フレー人期間中にバーシャル表示領域と同様に選択されここに白表示データが書き込まれたこ

【0106】図11において、上段の偶数フレームに続 く下段の奇数フレームでは、パーシャル表示期間中にお ける動作は、極性反転制御信号 (FRP) が偶数フレーム と逆転していて、各画素に偶数フレームの時と逆極性の 表示データが書き込まれる点を除くと同じである。背景 表示期間においては、奇数フレームでは、一旦Lレベル となったVマスク信号 (VMASK) が再びHレベルになる タイミングが1H期間遅い。これは、図8のマスク生成 回路48において、Fカウント値が前フレーム(偶数フ レーム)より1つ多いためであり、前フレームで選択さ れた次のラインが選択されている。また、このとき、H ドライバ220からは、極性反転制御信号 (FRP) のレ ベルが偶数フレーム時と逆であるため、前フレームと逆 極性の白表示データが各データラインに出力され、選択 されたゲートラインに対応する画素に書き込まれる。 【0107】以上の動作を繰り返し行うことで、図3 (c)に示すようにパーシャル表示領域202には、1 フレーム毎に表示データが書き込まれ、また背景領域2 04では、選択されないライン (ゲートライン) に相当 する期間(204t)はVドライバ210内で高速転送 が行われ、所定ラインだけが選択され自表示データが書 き込まれる。そして、背景領域204では、図8のよう な設定の場合には、75フレームで全領域に白表示デー タが書き込まれる。更に、次の75フレームには、極性 反転制御信号(FRP)のレベルが前の75フレームの時 と反転するので、同一のゲートラインには、75フレー ム前とは極性が逆の白表示データが書き込まれる。

ム前とは極性が逆の白表示データが書き込まれる。【0108】・バーシャル表示(駅動方法1)、
次に、図12を用いて駆動方法1のみの場合の具体的な動作タイミングを説明する。駆動方法1では、上述のようにVドライバ210において高速転送を実行せず、図への構成を用いて説明すると、分周回路11での分周を行わず、かつ常景表示期間中において、11年輸制側回路19がHリセットパレスの出力周期を選めない。タイミングチャートにおいて、図11と相違する点は、Vクロック(CKV)の開婚が、マスク信号(WMSK)のレベルに関わらず一定であることであり、他は図11で認明してパーシャル表示動作及び背景表示動作と同じである。このような駆動方法1により、上記図11のときのようにパーシャル表示手に与ける駆動前波破分できわら

ないのでデジタル回路系での消費電力は変わらないが、 マスク生成回路48での設定(コンパレータ481.4 82及び加算回路483)により、任意の位置にパーシ ャル表示することができ、また、背景領域については1 フレーム期間中に任意の数のラインを選択し白表示デー 夕を書き込むことができる。

【0109】・パーシャル表示(駆動方法2)

次に、図13を用いて駆動方法2のみの場合の具体的な 動作タイミングを説明する。図12の駆動方法1と同様 に、Vドライバ210での高速転送、及び駆動周波数の 低減は行っていない。上記図12に示す駆動方法1と相 違する点は、図13では、背景表示期間の開始後、最初 の1 H期間においてHスタートバルス (STH) が出力さ れ、Hドライバ220が、このHスタートパルスに応じ てデータラインに白表示データを書き込むことである。 このため、Vマスク信号 (VMASK) が背景表示期間中に Hレベルとなって、Vドライバ210が対応するゲート ラインを選択すると、既に各データラインに書き込まれ ている白表示データが育ちに対応する面素に書き込まれ 8.

【0110】・パーシャル表示(駆動方法2及び4) 図14は、上記駆動方法2と駆動方法4とを組み合わせ た駆動方法での具体的な動作タイミングを示している。 上記図13と相違する点は、図11と図12との差異と 同様に、まず、パーシャル表示モードの場合に図4の分 周回路 1 1 などを利用することで各回路の動作周波数を 下げ、図14では、通常表示動作よりもCKV、EN B、FRP、VMASK、表示データ等の周期が長いこ とである。また、背景表示期間において最初の1日でデ ータラインに白表示データを書き込んだ後、及び背景領 域の1フレーム中に選択すべきゲートラインの選択が終 了した後、図4の1H幅制御回路19などを利用するこ とで、Hリセットパルス (Hreset) の出力タイミングを 速め、最終的にLCDパネル200のVドライバ210 におけるシフトレジスタのデータ転送クロックとなるV クロック(CKV)の周波数を上げている。このため、図 14に示すようにVマスク信号がLレベルの期間はVド ライバ内でゲート選択パルスの高速転送が行われてい

【0111】・パーシャル表示(駆動方法3)

図15は、駆動方法3の場合の具体的な動作タイミング を示している。この方法においても、上記図12に示し た駆動方法1と同様に、Vドライバ210でのバルス高 速転送、及び駆動周波数の低減は行っていない。上記図 12の方法では、背景表示期間中において、Vマスク信 号 (VMASK) がHレベルとなった時、Hスタートパルス (STH) に応じてHドライバ220がデータラインに白 表示データを書き込むが、図15の方法では、通常表示 と同様に、Hスタートパルスの直前にプリチャージ制御 信号 (PCG) を発生させ、プリチャージ回路によって各

データラインに白表示データを書き込む。

【0112】ここで、図16及び図17を用いてプリチ ャージ波形及びLCDパネル200に内蔵可能なプリチ ャージドライバ230の構成について説明する。プリチ ャージドライバ230は、プリチャージ制御信号 (PC G) とその反転信号に応じてオンオフするTFTよりな るスイッチSW1、SW2・・・SWmにより構成され ている。そこで、図16のようにプリチャージ制御信号 (PCG) が出力されて各スイッチSW1、・・・がオン すると、対応するスイッチSWを介してプリチャージデ ータラインに接続された1番目からm番目まであるデー タラインに、それぞれプリチャージデータ (PCD) が印 加される。このプリチャージデータ (PCD) は、図16 に示すように、プリチャージ制御信号 (PCG) の出力直 後に始まる1H期間にデータラインに印加されるR, G, B表示データと、極性が一致している。そして、そ

の電圧レベルは、通常表示時において、R.G.B表示 データの中間電圧レベルに設定している。

【0113】背景表示期間中は白表示データがデータラ インに向けて出力されており、白表示であればR、G、 B表示データの中間電圧レベルも白表示データと同等に なる。従って、背景表示期間中、このプリチャージドラ イバ230のスイッチSW1~SWmをオンさせれば、 Hドライバ220を動作させなくても、各データライン にプリチャージデータを選択されたゲートラインの画案 に白表示データとして供給できる。従って、Hドライバ 220の負荷を減らし、その消費電力を低減することが 可能となる。

【0114】・パーシャル表示(駆動方法3及び4) 図18は、駆動方法3と方法4とを組み合わせた場合の 具体的な動作タイミングを示している。 上記図15と相 違する点は、パーシャル表示モードにおける各タイミン グ信号の周波数が低いことと、背景表示期間のVマスク 信号 (VMASK) がLレベルの期間、Vクロック (CKV) の 周波数を上げ、Vドライバ内においてゲート選択信号を 高速転送している点である。このような駆動方法によ り、パーシャル表示モードにおける駆動周波数の低減に よる消費電力の低減と、Hドライバの処理負荷の低減の

両方が可能となる。 【0115】[背景表示色]上記基本構成では、パーシ ャル表示モードに移行してから背景領域には白データ (オフ表示)を表示するものとして説明している。しか し、背景表示データとしては、オフ表示データに限ら ず、他の背景表示色データを採用し、そのデータの示す 色を背景領域に表示してもよい。以下に背景表示色を所 定の色とする場合について説明する。採用する表示色 は、例えばカラー表示装置における赤(R) 又は縁 (G) 又は青(B) のいずれかである。

【0116】図19は、パーシャル表示時に、背景領域 をオフ表示以外の所定色を表示するためのタイミングコ

ントローラ400 機械側を示している。図20は、この図19の背景領域機由図860の動作を概念的に説明している。図19において、上述の図4と同一符号を付して説明を省略する。図4と相違する点は、図19のタイミングコントローラ400は、図4の構成に加え、パーシャル表示時の背景領域を検出し、その背景表示側間に所定の色のデジタル信号の出力を許可ための構成として、背景領域検出回路60、ア/F61、アンドゲート62、63、64を備えることであ

【0117】背景領域検出回路60には、Vカウンタ34からのVカウント値(行力ウント値)が終結され、また、図示しないCPUから図1のCPUインタフェース部106を介してバーシャル表示領域の境界化置情報(PTAIS)と、バーシャル表示領域がこの境界より上か下か(例えば上なら日、下ならし)を示す位置情報(PTAIS)に、下ならし、を示す位置情報(アル)とが採結され、これらに基づき以下の背景域検担信号(PTMI)を出力する。例えば位置情報やTAFが

「日」であれば、境界位置(PTAIS)よりもパーシャル 表示領域が上に位置することを意味する。よって、背景 領域検出回路60は、Vカウント値が、上差IPTAISの示 すパーシャル表示領域の境界位置より上の行を示す期間 は「L」、Vカウント値が境界位置より下の行を示す期間は「日」となる信号PTNIEと出力する。また位置作PTAI AFが「L」であれば、Vカウント値が境界位置(PTAI S)より上の行を示している期間は「日」、境界位置(PTAIS)より下の行を示している期間は「日」、境界位置(PTMIS)より下の行を示している期間は「L」となる信号 PTWIFと出力する。

【0118】にのように図19の背景頻域検出回路60は、背景表示期間のみ「H」となる背景領域検出信号(PPMI)を出力する。例は図20に示すように、背景領域が25行目から100行目までとすると、背景領域検出回路60は、ソカウント値が25になるまで「L」レベルで25~100の選択期間「H」となる信号PTMIを出力する。そして、以上のような信号PTMIは、F/F61を介して、R、G、Bのデジタル出力ラインに設けたアンドゲート62、63及び64の一方の入力端に供給される。

【0119】アンドゲート62、63及び64の他方の 入力増には、例えば操作者又はCPUによって設定され 市景色信号(R_PAR, G_PAR, B_PAR) が供給されている。従って、青景表示期間中に検出信号 PTWHが「H」となると、このときアンドゲート62、6 3及び64に供給されている背景色表示信号がオアゲー ト55、56及び57を介し背景表示データとして出力 される。

【0120】ここで、「白」は、R、G、B入力デジタ ルデータ (例えば6ビット) において、R、G、Bデータの全ビットが「H:1」で表されるのに対し、例えば 単色の「青」は、R及びGが全ビット「L;0」、Bが 「日:」「衣表される。従って、上記背景色として、例 えば単色の「青」が設定されている場合。本実施形態で はR_PAR及びG_PARの全ビットが「し」で、B _PARの全ビット「日」であり、これが、バーシャル 表示モードでの背景領域の表示データとして表示パネル に供給され、背景領域に単色の「青」が表示される。

【0121】また、このような所定背景表示色を採用した場合でも、図3に説明したように、バーシャル表示そ ドドへの移行後の第1フレールでは、全面回しま示(オ フ表示)を行い、その次の第2フレームよりバーシャル 表示と任意の色の背景表示を実行することが好着であ 。さらに、バーシャル表示動作への移行第1フレーム において行う全面面表示は、上記全面面白色に限らず、 全面面を所定の背景色としてもよい。例えば、この表示 自は、上述のようにバーシャル表示動作時で舞色として 設定される色と同色としてもよい。このように移行フレームの全面面表示色をバーシャル表示動作時の背景色 し一との全面面表示色をバーシャル表示動作時の背景色 と同色さずれば、バーシャル表示モードへ移行的に表示 色の急激な変化を避けることができ、また、簡易な回路 構成で移行第1フレームでの全面面表示色をオフ表示色 以外とすることが可能となる。

【0122】なお、パーシャル表示モードへの移行後、 CPUから、背景期間に所定色の背景表示データが供給 される構成であれば、上記基本構成において説明した図 4のような回路構成を変更することなく白以外の所定色 の背景を表示することができる。

【0123】さらに、後述するように移行第1フレーム において、全画面白表示等の背景表示を行うのではな く、パーシャル表示と、背景全領域についての背景表示 を行ってもよい。

【0124】ここで、以上に説明した背景表示色については、オン表示色(例えばノーマリホワイトの場合には 思)や、その他任意の中間色に設定することも可能であ る、希爾素に設けられるTFTのオフリーク電流によ

り、背景領域について画素選択間隔が長くなると多少の 色抜け、つまり色の変化が発生する可能がある。しか し、本発明において背景領域は、特別な情報を表示する ことを目的としておらず、このような領域における多少 の色変化は、表示品質の概点から許容範囲内に収まる場 合もある。後って、このような場合に、背景領域を任意 の色で表示可能な構成とすることで、操作者に希望する 背景色を選択させることができる。

【0125】また、一方で、画業下ド下でのオフリーク 電流が十分小さければ、背景表示色を所定オン表示色や 中間色に設定しても、色変化なく長期間その色を背景領 域に表示していることができる。なお、R、G、Bのい ずれかの単色での背景表示は、R、G、Bのいずれかは 白表示と同一のオフ表示データ、残りの2色がオン表示 データ、又はいずれか1色がオン表示データで残り2色 がオフ表示データによって表現される。つまり、R、 G, Bいずれか単色の背景表示であれば、少なくとも1 色は「オフ表示」と等しく、所望の中間色よりも、上述 の各画素TFTでのオフリーク電流による色抜けの影響 を受け難く、パーシャル表示モードにおける背景表示色 の変化が小さい。

【0126】「背景領域先頭行〕次に、図21を参照し て、パーシャル表示モードでの背景表示の品質向上を図 るための駆動方法について説明する。この方法において は、上述のように、パーシャル表示モードへの移行第1 フレームで全画面オフ表示などの背景表示を行い、その 後、パーシャル表示モードに移る。そして、上記移行第 1フレームに続く第2フレームからは、任意のs行m列 マトリクスのバーシャル表示領域202に対してはパー シャル表示データを書き込み、上記パーシャル表示領域 の最終行に続く背景領域先頭行204h(s+1行目) と、k行m列マトリクス領域204wとにはそれぞれに 背景表示データを書き込む。つまり、背景領域204の うち、背景領域先頭行204hに対しては毎フレーム書 き込みを行い。k行m列マトリクス領域204wについ ては、上述の説明と同様にフレーム毎に位置をシフトし て書き込みを行うこととなり、n行m列マトリクスの 内、パーシャル表示領域202とs+1行目領域204 hとを除く背景領域の各画素は、(n-s-1)/kフ レームに1回背景表示データが書き込まれる。

【0127】このような駆動方法を採用することにより、パーシャル表示領域202に続く背景側域204はその先頭行が1フレームに1回必ずオフ表示データなどの背景表示データが書き込まれることとなる。従って、複数フレーム期間おきにしか選択されない他の背景領域204が、パーシャル表示領域202の最終行に書き込んだデータの影響を受けてクロストークのように表示されることを助止することができる。

【0128】次に、このような背景領域の先頭行204 hに対して毎フレーム背景表示データを書き込むための 現体的な動性について設明する。なお、以下の影明で は、先頭行であるs+1行目領域204hには背景表示 データとしてオフ表示データを書き込み、この領域20 4hを除く他の背景領域204には、背景表示データとしてR、G、Bの単色表示など任意の色を表示する場合 を例に挙げて任意の色を表示するものとする。この場 において、マスク生成回路48及び背景領域検出回路6 0の股定を変更することで対応することができる。 【0129】即ち、これらの回路48及び回路60の構 成は、上述の図20と同様であり、図22に示すよう に、コンバレータ1(481)及びコンドロータ2(4

82)及びコンパレータ3(60)に設定する値が変更されており(図20参照)、図23に示すような波形の(a) WASK、(b) PTWHを作成している。

【0130】具体的には、例えばパシャール表示領域2

0 2がn行m列マトリクスの1行目~25行目までであ るとすると「25+1」をコンパレータ1及び2にそれ ぞれセットしている。このため、まず、コンパレータ2 の出力は、Vカウント値(行数)が「25+1」以上に なると「L」から「H」に変化する。そして、コンパレ ータ1は、フレームカウンタ47から供給されるFカウ ント値が「25+1」になったときのみ「H」、それ以 外は「L」を出力する。従って、SPART信号がHでパー シャル表示モードの時は、オアゲート485から出力さ れるVMASK信号は、図23(a)に示すように、1フレ ーム期間中において、1行目から25+1行目までの期 間と、(Fカウント値+25+1)行目の期間「H」レ ベルとなり、信号が「H」レベルとなる期間には、パネ ルに対して通常表示モードと同様に画素選択及び表示デ ータ書き込みが行われる。また、図23の例では、表示 データは、背景領域期間の25+1行目の到来時にはパ ーシャル表示データから背景表示データに切り替わって いる。従って、「25+1」行目のタイミングで表示デ ータの各画素への書き込みが許可されることとなり、パ ーシャル表示領域の最終行の選択・書き込みに続き、そ の次行に対する背景表示データの選択・書き込みが行わ れることとなる。

【0131】また、背景領域検出回路60(コンパレータ3)に対しては、境界位置の先頭値として「25+」」が設定され、終了値には「100」が設定されている。よって、パーシャル表示領域が背景境界位置より前にある場合(PTAF=1)、図23に示すようにVカウント値が「25+1」以上になると「H」レベルとなり、ソカウント値が「10以上となると「H」レベルとなる背景検出信号(PTMI)が出力される。このPTMI信号は、図19に示すように背景色データ(R_PAR, G_PAR, B_PAR)の各R, G, Bデータラインへの出力を削削しており、図23(b)のように背景期間のうち、パーシャル表示領域との境界先頭行領域204トに相当する期間を除いた期間「H」レベルとなり、背景のデータの出力を許可している。

【0132】様って、青葉領域204の中のド行所列で トリクス領域204wの選択期間中には、操作者又はC PUによって指定されるこの背景色データがこの領域 204wに書き込まれて表示される。もちろん、ド行m 列マトリクス領域204wに対してオフ表示データを書 ら込んでもよく、この場合、図をに示すMASK生成回 路48でのコンパレータ比較値を上記のようにパーシャル表示行数sに対し「s+1」を設定するだけで対応で るる。

【0133】図24は、以上のような制御に対し、さら に上述の駆動方法4を適用した場合のタイミングチャー たの一例を示しており、背景先頭行204hに対する制 御を除き、上述の図14とはほぼ間様の動作が行かれてい る。図24において、駆動方法4及び図14に関して既 に説明したように、背景側域のうち、1フレーム期間中 に選択されない行(ここでは「n-s-1」行)の選択 期間に相当する間には、11期間の長さを削削する行ク ロックの周波敷を高めている。このように行クロックな どの周波敷を高めることで、図5のVドライバ210府 の各行選択パリスを高速転送することが可能となる。 従って、通常動作(n行駆動)の時よりも、より遅い周 波敷で各行(s行+1行+k行)を駆動することができ、動作服波敷に消費電力の依存するデジタル処理系の 回窓での速車が用途がに消費電力の依存するデジタル処理系の

さ、動作同改数に相関電力の依任するデンブル処理系の 回路での消費電力低減が可能となる。もちろん、1フレ 一丸期間中に選択されない背景領域期間についてクロッ クの高速転送を実行しない他の駅動方法1,2及び3を 採用しても良い。

【0134】ここで、先頭行領域204hに書き込む背景表示データは、オフ表示データ(ノーマリホワイトの場合の白表示)の他、上述のようにカラー表示の場合のR、G、Bのいずれか、又は任意の色を採用することができる。但し、この背景表示データは、残りの背景領域204hだけが目立ってしまうという問題を防ぐことができる。

【0135】なお、n行m列画面内に複数のパーシャル 表示領域202が設定される場合には、各パーシャル表 示領域202が設定される場合には、各パーシャル表 不領域202の最終行の次行(204 h) に対して毎フ レーム背景表示データを書き込むことが好達である。ま た例えばパーシャル表示領域202が1行m列マトリク 場合には、パーシャル表示領域202が1位置する 場合には、パーシャル表示領域202か10所行に位置する がは、パーシャル表示領域202よりも前の行に位置する す景領域204に対して、このパーシャル表示領域2 02の充頭行の表示品質の一般の由上を包定さとを防止 でき、背景研究の表示品質の一層の向上を包定さたがで きる。以上のようにパーシャル表示領域202に階接す を行については、毎フレーム背景表示データを書き込む ことで背景報報204を原列の場合が自上まる。

【0136】 【パーシャル表示モードへの移行第1フレームの表示】 次に、装置がパーシャル表示モードに切り 替わった移行第1フレームにおいて、全画面背景表示で はなく、パーシャル及び背景表示を実行する場合の動作 及び駆動側路の例について説明する。

【0137】上述の図3に示す動作では、バーシャル表示が命令されると、移行第1フレームでは、全画面背景表示を行い、次の第2フレームからパーシャル表示に移行している。これに対し、移行後第1フレームにおいて、パーシャル表示領域にパーシャル表示を行い、背景

領域の全領域には背景表示を行うことにより、移行時に 一瞬全画面が消えることがなく、スムーズにパーシャル 表示に移行できる。

【0138】図25は、このようなモード移行動作を示

している。図1のI/F回路106が通常表示モードで あると判断している場合、図3(a)のようにLCDパ ネル200は、全画面を用いて通常表示を行う(S

1)。CPU等からパーシャル表示制御命令が送られてくると、図1の1/F回路106がこれを解析してパーシャル表示制御信号を発生し、パーシャル表示モードに切り替わる(S2)。

【0139】装置がパーシャル表示モードに切り替わる と、図25 (b) に示すようにパーシャル表示領域20 2にはパーシャル表示データを書き込み、また背景領域 204の全領域に対し、オフ表示データや、設定した任 窓の色データなどの背景表示データを書き込む(S 3)。

(0141) 図25(c)に示すように、移行第27レーム以降は、既に説明したような各種バーシャル表示動作を採用することができる。即も、図25(c)に示すように、1フレーム期間中に、s行m列マトリクスからなるパーシャル表示領域202と、背景領域204のうたのk行m列マトリクス領域204wとを選択し、それぞれバーシャル表示及び背景表示を行う(54)。

【0142】なお、パーシャル表示モードにお付る背景 領域204の駆動方法については上述のような方法1~ 4のいずか次はそれらを組み合わせることができ、一 例として図25(d)のステップ34に示すように、背 景領域のk行m列領域204w以外の非選択行について はドライバの高速転送を実行する等の駆動方法を採用す。 ることができる。また、さらに図21を参照して説明し たように、パーシャル表示領域の最終行に開発する背景 先頭領域204hには、パーシャル表示領域と同様に毎 フレーム選択し、ここに背景表示データを書き込む方法 を採用することもできる。

【0143】図26は、以上のような終行動性を実行するタイミングコントローラ400の一例を示している。このタイミングコントローラ400において上述の図19に示す構成と同一部分には同一符号を付して認明を省略する。図19と相違する点は、デジタル表示データの出力制刷解係が構成である。具体的には、図26のタイミングコントローラ400では、背景領域検出回路60か6F/F61を介して出力される背景検出信号(PTW B)と、フラッシュ信号(FLSH)との論理概をとるアン

ドゲート65を備える。オアゲート55,56,57 は、それぞれ3入力端を備え、第1入力場には、対応するR,G,Bデジタル信号が任格され、第2入力場には 背景検出信号 (PTWI) が供給され、残る第3入力場に は、上記アンドゲート65からの出力が供給されてい る。

【0144】このような構成において、CPUなどから CPU I / F回路を介して供給されるパーシャル表示制 御信号 (PARTIAL) がHレベルとなると、F/F52及 びF/F53及びアンドゲート54を経て出力されるフ ラッシュ信号 (FLASH) は、次の1フレーム期間はHレ ベル、他の期間はLレベルとなる。また、背景検出信号 (PTWH)は、背景領域期間Hレベルとなる。従って、ア ンドゲート65からは、パーシャル表示制御信号がHレ ベルとなった次のフレームの背景領域においてHレベル が出力され、R. G. Bデジタルデータの各ビットに対 して設けられているオアゲート55、56及び57の出 力は全てHレベルとなる。R, G, Bデジタル出力R#OU T.G#OUT.B#OUTの全ビットHレベルは、ここでは白表示 (オフ表示) データを意味しており、この構成によりパ ーシャル表示制御信号がHレベルになった次の1フレー ムの背景期間には背景領域にオフ表示データが書き込ま hs.

【0145】また、フラッシュ信号(FLASH)は、パーシャル表示制御信号がHレベルとなってから1フレーム期間が経過し、2フレーム目以降においては、アンドゲート65の出力はしている維持する。一方、背景検出信号(PTM)は上途のように背景期間になるとHレベルとなるので、オアゲート55、56及び57からの出力はをあるので、オアゲート55、56及び57からの出力はからな赤下、パーシャル表示モードに移行して2フレーム目からは各背景表示期間中には表示データとしてここでは白表示データ(オフ表示データ)がデータラインに供給されていることとなる。

なる。
【0146】なお、パーシャル表示モードへの移行第1
フレーム及び第2フレームにおいて背景領域に表示させるデータは、もちろん上記構成によって実現されるオフ表示データには限らず、上述のようにR、G、Bのいずしれの色データとしても良い。
【0147】また、パーシャル表示モードへ移行して第52フレーム以降におけるパーシャル表示は、上記駆動方法1〜40いずれか又はその組み合わせによって実行する事ができる。或いば、上述のようにパーシャル表示領域の最終行に続く背景領域や規算行(又はパーシャル表示領域域の機界保接行)について、毎フレーム選択して背景表示データを書き込む方法を採用しても良い。

[0148]

【発明の効果】以上説明したように、この発明において は、液晶表示パネル等の表示パネルの構成を変更するこ となく任意の位置にパーシャル表示を行わせることがで きる。

【0149】また、背景領域に対しては、1フレーム期間中には1部のラインの選択し、他のラインは選択せ、 で、その分動作クレックを低下させるなどの削離を行えば、パーシャル表示モードの際における表示装置、特に デジタル信号処理回路における消費電力を低減すること ができる。

(0150] さらに、本発明では、背景領域については、所定開閉で全領域にオフ表示データなどの所定背景 ボータを書き込む。このような背景領域は、通常表示領域と同様の周期でデータ書き込みを行わなくても、表示の劣化が目立たず、また、所定周期毎に背景表示データを書き込む際に液晶が反転駆動されるように表示データを反転させることで、液晶等の劣化を確実に防止することができる。

【0151】背景表示データとして特にオフ表示データを書き込むこととすれば、この背景領域では、通常表示 時よりもデータ書き込み周期が長く設定されるが、それ でも背景表示の経時変化は非常に小さく、表示品質の低 下のほとんとない表示が可能となる。

【0152】また、背景表示データは、任意の色データ とすることも可能であり、これにより装置使用者が好み の背景色を選ぶことを可能とする。

【図面の簡単を説明】

【図1】 本発明の実施形態に係る表示装置の構成を示す図である。

【図2】 本発明の実施形態に係る表示装置の表示種類 を説明する概念図である。

【図3】 本発明の実施形態に係る表示モードの切替動作とその際の表示状態を示す図である。

【図4】 本発明の実施形態に係る駆動回路のタイミングコントローラ部における構成を示す図である。

【図5】 本発明の実施形態に係るLCDパネルのVドライバの構成を示す図である。

【図6】 図4の分周回路11の構成を示す図である。 【図7】 図4の1日幅制御回路19の構成を示す図で ある。

【図8】 図4のMASK生成回路48の構成を示す図である。

【図9】 本発明の実施形態に係る通常表示時の動作を 示すタイミングチャートである。

【図10】 本発明の実施形態に係る白ラスタ表示時の 動作を示すタイミングチャートである。

【図11】 本発明の実施形態に係る駆動方法1及び方法4を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。

【図12】 本発明の実施形態に係る駆動方法1を実行 する場合のパーシャル表示時の動作を示すタイミングチャートである。


- 【図13】 本発明の実施形態に係る駆動方法2を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
- 【図14】 本発明の実施形態に係る駆動方法2及び方法4を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
- 【図15】 本発明の実施形態に係る駆動方法3を実行する場合のバーシャル表示時の動作を示すタイミングチャートである。
- ャートである。 【図16】 本発明の実施形態において用いられるアリ チャージ波形を示す図である。
- 【図17】 本発明の実施形態において用いられるアリチャージドライバ230の構成を示す図である。
- 【図18】 本発明の実施形態に係る駆動方法3及び方法4を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
- 【図19】 本発明の実施形態に係る駆動回路のタイミングコントローラ部における構成を示す図である。
- 【図20】 本発明の図19に示す背景領域検出回路6 のの動作を説明する図である。
- 【図21】 本発明の実施形態に係る表示装置のパーシャル表示モードでの背景領域選択方法を説明する概念図である。
- 【図22】 図21に示す方法を実行するためにマスク 生成回路48及び背景領域検出回路60に設定される関


値とこれらの回路出力を示す図である。


- 【図23】 図21に示す方法を実行するためにマスク 生成回路48及び背景領域検出回路60からの出力波形 を説明する図である。
- 【図24】 図21に示す方法を採用した場合の動作例 を示すタイミングチャートである。
- 【図25】 本発明の実施形態に係る表示装置において パーシャル表示への移行時からパーシャル及び背景表示 を実行する手順の例を説明する図である。
- 【図26】 本発明の実施形態に係る表示装置において バーシャル表示への移行時からパーシャル及び背景表示 を実行するためのタイミングコントローラ部における構 成例を示す図である。

【符号の説明】
11 分間回路、12 Hカウンタ、13、14、1
5、16、17、18、35、36 デコーグ、19
1 H輻射側回路、34 Vカウンタ、47 フレームカウンタ、48 MASK生炭回路、49 デコーダ(7
レームカウンタリセット用)、52、53 F/F(モード切替タイミング制神部)、60 背景域検出回路、100 駆動回路、200 表示パネル(LCDパネル)、210 Vドライバ、220 Hドライバ、230 プリチャージドライバ、400T/C(タイミングコントローラ)。


【図1】










【図4】












【図9】



【図11】




【図17】




プリチャージドライバ 230

【図12】




【図13】



【図22】

【図14】




【図15】


・偶数フレー <u>ム</u>			
STY		L	
	σ	ω	
	m	l n	moom
STHHHT	iii.	T .	111111
1111111111111111111111111111111111111	ш		шш
	h n r — —		\vdash
YWASK	-	п	
データ 111 バーシャルモホテータ		N87-2	m m
, ,			·····
・脊敷フレーム .		1	
STV —			
			TTTT.
דוודוודוורווווו	m		
ENB THE	m		
דוודוודוורווווו	m		
ENB THE	m		
ENS THE TENSOR OF THE TENSOR O	m		
639 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -	m		

パーシャル表示時のタイミングチャート(駆動方法3)







【図20】




【図19】















[図26]



フロントページの続き

洋電機株式会社内

(51) Int. Cl. 7 識別記号 FΙ テーマコート' (参考) G O 9 G 3/20 623 G 0 9 G 3/20 623Y 660 660Q (72)発明者 小林 貢 Fターム(参考) 2H093 NA31 NC26 NC34 NC50 ND39 大阪府守口市京阪本通2丁目5番5号 三 5C006 AC28 AF34 AF44 AF69 BB16 洋電機株式会社内 BC03 BC12 BC20 BF03 BF06 (72)発明者 上原 久夫 BF14 BF22 BF23 BF24 BF26 大阪府守口市京阪本通2丁目5番5号 三 BF27 FA36 FA47 洋電機株式会社内 5C080 AA06 AA10 BB05 DD26 EE01 (72)発明者 藤岡 誠 EE17 FF11 JJ01 JJ02 JJ04 大阪府守口市京阪本通2丁目5番5号 三 KK07

METHOD AND CIRCUIT FOR DRIVING DISPLAY DEVICE

Publication number: JP2001356746 (A) Publication date: 2001-12-26

Inventor(s): KITAGAWA MAKOTO; TSUTSUI YUSUKE; KOBAYASHI MITSUGI; UEHARA

HISAO: FUJIOKA MAKOTO + Applicant(s): SANYO ELECTRIC CO +

Classification: - international:

G02F1/133; G09G3/20: G09G3/36; G02F1/13: G09G3/20; G09G3/36; (IPC1-

7): G02F1/133; G09G3/20; G09G3/36


- European:

Application number: JP20010096386 20010329

Priority number(s): JP20010096386 20010329; JP20000109958 20000411

Abstract of JP 2001356746 (A)

PROBLEM TO BE SOLVED: To perform an arbitrary partial display at an arbitrary position with out changing the constitution of a display panel. SOLUTION: In driving a liquid crystal display device which is provided with pixels having a matrix with n rows and m columns or the like, when the command of a partial display is outputted, prescribed partial display data are written in a partial display area 202 with settable s rows and m columns in the nx m matrix by successively selecting individual rows and prescribed background data such as off-display (white display) data are written in a background area 204 other than the partial display area 202 during one frame period. The background display data are written in the area 204 by selecting only k rows and m columns during one frame period. K rows to be selected are shift-processed for every frame and the entire area of the area 204 is selected once in (n-s)/k frames. The writing of the background display data are performed by inverting polarities with respect to the reference voltage of the data for every prescribed period and the pixels of the background area are invertingly driven securely with the off display data.





Data supplied from the espacenet database — Worldwide